JP 425075045 A MAR 1973

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(11) 5-75045 (A) (43) 26.3.1993 (19) JP


(21) Appl. No. 3-234194 (22) 13.9.1991

(71) NEC CORP (72) ISAYOSHI SAKAI

(51) Int. Cl⁵. H01L27 092,H01L21 28

PURPOSE: To reduce the leakage currents of the source-drain diffusion layers of a CMOS integrated circuit having silicide structure by omitting the ion implantation of silicon.

CONSTITUTION: A polysilicon gate electrode 6 previously doped in an N type in low concentration is formed, and boron ions are implanted and the gate electrode of a P channel MOSFET is changed into a P* type polysilicon electrode 8. An N channel MOSFET forms a titanium silicide 17.



1: P-type silicon substrate, 2: field oxide film, 3: N well, 4: P well, 5: gate oxide film, 7: N-type polysilicon, 5: N° type polysilicon electrode, 10: photo-resist, 11: P° type diffusion layer, 12: N° type diffusion layer, 13: sidewall, 16: titanium, 18: inter-layer insulating film, 19: aluminum electrode

• . . .

(L9)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-75045

(43) 公開日 平成 5年(1993) 3月26日


(51) Int.Cl. ³ H 0 1/L - 27/092	. 減別記号 庁内登理番号		F[技術表示箇所
21/28	301 T	7738 = 4M 7342 = 4M 7342 = 4M	H 0 1 L 27/08	3 2 1 E 3 2 1 F
			審査請求 未	R請求 請求項の数 1(全 5 頁)
(21)出願番号	持頭平3 - 234194		(71)出願人 000004237 日本電気時	·
(22)出頭日	平成3年(1991)9月	113日	東京都港区 (72)発明者 酒井 勲美	[芝五丁目7番1号
			(74)代理人 弁理士 内	原 晋

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【目的】従来、砒素イオン注入によりN・型ソース・ドレイン12を形成してから、チタンシリサイド17を形成していた。このときシリコンのイオン注入を行なってシリサイド反応を促進していたが、これがリーク電流増大の原因になっていた。本発明の目的は、シリコンのイオン注入を省いて、サリサイド構造のCMOS集積回路のソース・ドレイン拡散層のリーフ電流を低減することにある。

【構成】子の低濃度のN型にドーブしたポリシリコンゲート 追縮らを形成してから、ボロンをイナン注入してPチーネルMOSFETのゲート追縮をP・型ポリシリコン 追縮 3 に変える、NチャネルMOSFETはチタンシリナイド1 7 を形成してから砒素をイオン注入してN・型フース・ドレイン1 2 を形成する。



【特許請求の範囲】

【請求項1】 シリコン基板の一主面にフィールド酸化 膜を形成して素子間分離を行なってから形成したN型半 導体層領域およびP型半導体層領域にゲート酸化 農度N型ドープポリシリコンからなるゲート電極とを形 成する工程と、イオン注入により前記N型半導体層 に高農度P型ソース・ドレインを形成する工程と、前記 N型半導体領域および前記P型半導体領域のソース・ド レイン領域表面と前記ゲート電極表面とを露出したの ち、高融点金属を堆積する工程と、熱処理により前記が ース・ドレイン領域上および前記ゲート電極上に前記 ース・ドレイン領域上および前記ゲート電極上に前記 により前記P型半導体領域に高農度N型ソース・ドレイ ンを形成する工程とを含む半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に関し、特にCMOS回路を含む半導体集積回路の製造方法に関するものである。

[0002]

【従来の技術】P・型ゲート電極を備えたPチャネルM OSFETとN・型ゲート電極を備えたNチャネルMO SFETとからなるCMOS(以下デュアルゲートCM OSと記す)集積回路の製造方法について、図4(a) ~(c)を参照して説明する。

【0003】はじめに図4(a)に示すように、P型シリコン基板1に形成されたNウェル3およびPウェル4の上に、ゲート酸化镆5およびノンドープのポリシリコンゲート電極を形成する。つぎにNウェル3領域にポロンを3×10¹¹ cm¹¹ イオン注入し、Pウェル4領域に 30 砒素を3×10¹¹ cm¹¹ イオン注入し、P・型拡散層11、P・型ポリシリコン電極8、N・型拡散層12、N・型ポリシリコン電極9を形成する。

【0004】 つぎに図4(b)に示すように、ゲート電 概3、9の側面に酸化膜からなるサイドウォール 1.5を 1.5 形成し、スパッタによりチタン 1.6 を堆積したのち、シリコンを 2×1.0 1.5 c m 1.5 イオン注入する。

【0005】つぎに図4(c)に示すように、ランプアニールによる熱処理を行ない、ゲート電幅8、9上およびP:型拡散署11.N:型拡散署12上に進択的にチッマンシリサイド17を形成する。

【0006】 このシリコン イナン注入は砒素をイオン注入して形成したパー整拡軟骨 1 2 およびパー智振リシリコン 権権 9 出てチャン 2 シリコン との支帯を促進して、デタンシリサイド 1 7 を形成するためのものである。シーコンをイオン注入しないとチャンシリサイド 1 7 はほこも三形成されない。

【30007】こうしてMOSEEEのデート推廣す。3 およびソース・ドレイン加取博士1、12に自己整合的 にシリサイドが平成される。1、サーナイト構造と呼ば れている。ゲート電極8.9 およびソース・ドレイン拡 散層11.12の層抵抗を数 Ω /口まで低減して、CMOS集積回路の高性能化を図ることができる。

[0008]

【発明が解決しようとする課題】図4 (b) に示すように堆積したチタン16の上から、チタン16とP型シリコン基板1との界面付近にシリコンをイオン注入して図4 (c) に示すようにシリサイド17を形成する。そのためチタン16の原子がP型シリコン基板1の奥深くまでノックオン注入される。そしてP・型拡散層11とNウェル3との間、およびN・型拡散層12とPウェル4との間に形成される空乏層中に再結合中心を形成する。そしてP・型拡散層11およびN・型拡散層12のリーク電流を増大させるという問題があった。

[0009]

【課題を解決するための手段】本発明の半導体装置の製造方法は、シリコン基板の一主面にフィールド酸化膜を形成して素子間分離を行なってから形成したN型半導体層領域にゲート酸化膜と低濃度N型ドーブポリシリコンからなるゲート電極とを形成により前記N型半導体層領域にN型半導体層域を形成する工程と、イオン注入により前記N型半導体層域にN型半導体領域と前記P型半導体領域のソース・ドレイン種域上および前記を選出したのち、ス・ドレイン領域上および前記が一ト電極上に前記高融点を開放していまりが記したのがある。

[0010]

【実施例】本発明の第1の実施例について、図1(a)~(e)を参照して説明する。

【0011】はじめに図1(a)に示すように、P型シリコン基板1にNウェル3およびPウェル4を形成したのち、厚さ10nmのゲート酸化膜5および厚さ300nmのポリシリコンを成長する。つぎに隣を50keVで 5×1 01~2×1015cm17オン注入し、900で然処理してN型ポリシリコン7を形成する。

【0012】 つぎに図1 (b) に示すように、フォトレジスト (図示せず) をマスクとしてN型ポリシリコン7 を異方性ドライエッチン グしてゲート電極6を形成する。つぎにフォトレジスト10をマスクとしてポロンを15keVで5×101cmーイオン注入したのちアニールしてP・型拡散層11およびP・型ポリシリコン電機3を形成する。ポロンの注入量の方が降の注入量よりも多いので、PチャネルMOSFETのゲート電極がP型ポリシリコン電機3に変る。

【0013】 つぎに図し (c) に示すように、デート値 欄よ、りの側面に厚さらりもmの酸化膜がみなるサイト - W - サナーでしるを形成する。つぎにパッファード再酸でデ

4

4;

. .

ート電帳8. 9の表面およびP・型拡散層11およびN チャネルMOSFETのソース・ドレインの表面を露出 させ、スパッタにより厚さ50~100nmのチタン1 らを堆積する。

【0014】 つぎに図1 (d) に示すように、630℃ の熱処理を行なってゲート電幅 6. 8上、P 型拡散層 11上、NチャネルMOSFETのソース・ドレイン上 に厚さ50~100nmのチタンシリサイド17を選択 的に形成したのち、ウェットエッチングにより未反応の チタンを除去する。

【0015】 つぎに図1(0)に示すように、バチャネ ルMOSFET領域に砒素を50keVで5×10いc m・イオン注入してから熱処理によりドライブイン拡散 してN:型拡散層12、N:型ポリシリコン電極9を形 成する。つぎに層間絶縁膜18を形成し、アルミ電極1 9を形成して素子部が完成する。

【0016】つぎに本発明の第2の実施例について、図 2 (a)~(c)を参照して説明する。

【0017】はじめに図2(a)に示すように、P型シ のちゲート酸化膜るを成長し、燐がる×10い~2×1 013 cmm イオン注入されたN型ポリシリコンからなる ゲート電極6を形成する。つぎにNチャネルMOSFE T領域に噂を5×10□cm□イオン注入してN□型拡 散層13を形成する。つぎにPチャネルMOSFET領 域にポロンを5×10mcmmイオン注入してP型拡 散層14を形成する。

【0018】 つぎに図2(b)に示すように、ゲート電 極6の側面に厚さ200nmの酸化膜からなるサイドウ 域にポロンを5×10%cm3イオン注入してP 型拡 敢層11を形成する。

【0019】このとき第1の実施例と同様に、Pチャネ ルMOSFETのゲート電極6はP 型ポリシリコン電 極8に変る。

【0020】 つぎにテタン(図示せず)をスパッタして から熱処理してチタンシリサイド17を形成し、未反応 のチタンを除去する。

【0021】つぎに図2(c)に示すように、Nチャネ BMOSFET額域に砒素を5×10・cm・イオン注 40。 入してから熱処理してNで型拡散層12、Nで型ポリシ リコン直衝りを形成する。つぎに層間絶練膜13を形成 し、アルミ直極しりを形成して素子部が完成する。

【0022】本裏範例ではNチャネルMOSFET、P チャネルMOSFET共にソース・ドレインがLDD (Fightly doped drain)構造とな っているので、ボットキャリアによる相互コンダクタン ス劣化を抑制する。信頼性の第二の間の8個問題を導 ろことができる。

【ロりょう】 付きに示すようには毎期のにMOS集績国。 励しる

路のP-N接合リーク電流は、従来例と比べて2桁以上 低減することができた。

[0024]

【発明の効果】サリサイド構造のP-Nデュアルゲート CMOSのNチャネルMOSFETのゲート電極および ソース・ドレインを形成するとき、チタンシリサイドを 形成してから砒素をイオン注入する。そのため砒素が注 入されたシリコン基板上のシリサイド反応を促進するた め、従来行なっていたシリコンのイオン注入が不要にな った。

【0025】チタンシリサイド上からの砒素のイオン注 入は低いエネルギーで行ない、そのあと熱処理してチタ ンシリサイドから砒素を拡散させてN 型拡散層を形成 する。そのため砒素のイオン注入によりチタン原子がシ リコン基板中にノックオン注入されることはない。テタ ン原子の再結合中心によるリーク電流を大幅に低減し て、信頼性の高いCMOS集積回路を得ることができ

【0026】P-NデュアルゲートCMOS集積回路の リコン基版1にNウェル3およびPウェル4を形成した 20 場合、熱処理工程によりPチャネルMOSFETのゲー ト電極中のポロンがゲート酸化膜を拡散してシリコン基 板中に突き抜けるので850℃以上の熱処理を行なうこ とができない。NチャネルMOSFET領域のチタンシ リサイド中に砒素をイオン注入したのちも、熱処理は8 50 ℃以下で行なわなければならない。そのためNチャ ネルMOSFETのゲート電極のチタンシリサイドから ポリシリコンに砒素を十分に拡散させることができな

【0027】一方、本発明では予めNチャネルMOSF ォール15を形成したのち、PチャネルMOSFET額 30 ETのポリシリコンゲート電極をゲート酸化膜界面まで N型化しているので、特性を安定化させることができ

> 【0028】ポリシリコンゲート電極に予め添加するN 型不純物として砒素の代りに燐を用いると、ナトリウム などの可動イオンや重金属をゲッタリングすることがで きる。さらにトランジスタの信頼性を向上させる効果が

【図面の簡単な説明】

【図1】本発明の第1の実施例を工程順に示す断面図で ある、

【図2】本発明の第2の実施例を工程順に示す断面図で ある、

【図3】P=N接台逆バイアス遺匠に対するリーク進流 を示すプラフである,

【図4】従来技術によるサリサイド構造のビートデュア ルゲートでMロS集種国路の製造が法を工程順に示す断 面図である。

【符号の説明】

日間シリコン基例

フィーニス酸化模


Nウェル 3 1 2 N:型拡散層 4 Pウェル N 型拡散層 1 3 ゲート酸化膜 P 型拡散層 1 4 ゲート電極 6 1.5 サイドウォール 7 N型ポリシリコン 16 チタン P1型ポリシリコン電極 チタンシリサイド 1 7 9 N、型ポリシリコン電極 18 層間絶縁膜 フォトレジスト アルミ電極 10 19


【図1】


1 1

P·型拡散層


【图 2】







[図4]



•